1. 专利技术大全专利技术大全
  2. 技术专利

降低背沟道刻蚀型tft漏电率的方法

[导读]:专利名称 :降低背沟道刻蚀型tft漏电率的方法 技术领域 : 本发明涉及TFT的制作,尤其涉及一种降低背沟道刻蚀型TFT漏电率的方法。 背景技术 : 薄膜晶体管TFT(Thin Film Transistor)液晶显示器在现代生活中有着广泛的应 用,如手机显示屏、电脑的显示器、MP3、MP4显示屏等等,其中显示画面均勻、高解析度、无窜 扰等是高品质TFT-LCD的关键要求,而与此有关的是TFT的电性参数-漏电流(Ioff),漏 电流是薄膜三极管TFT的一个重要电...
专利名称:降低背沟道刻蚀型tft漏电率的方法
技术领域
本发明涉及TFT的制作,尤其涉及一种降低背沟道刻蚀型TFT漏电率的方法。
背景技术
薄膜晶体管TFT(Thin Film Transistor)液晶显示器在现代生活中有着广泛的应 用,如手机显示屏、电脑的显示器、MP3、MP4显示屏等等,其中显示画面均勻、高解析度、无窜 扰等是高品质TFT-LCD的关键要求,而与此有关的是TFT的电性参数-漏电流(Ioff),漏 电流是薄膜三极管TFT的一个重要电性参数,若其过大,则影响TFT的开关特性,从而导致 TFT-IXD出现显示不均、发白、窜扰等显示类缺陷。针对于传统的背沟道刻蚀型结构的TFT而言,其漏电流相对于沟道保护型结构的 要偏高,主要是与沟道保护型相比,其非晶硅的厚度偏厚,另外,在制造过程中,由于背沟道 刻蚀型TFT在沟道刻蚀中受到等离子的损伤,以及因暴露在后续制程中导致沟道内有杂质 污染,这些均会导致漏电流偏高。若能有效降低背沟道刻蚀型结构TFT漏电流,可以较大幅 度的提高TFT-LCD的品质,提高其竞争力。

发明内容
本发明要解决的技术问题是克服现有技术存在的缺陷,提供一种降低背沟道刻蚀 型TFT漏电流的方法,能够有效降低背沟道刻蚀型TFT的漏电流。本发明提供的一种降低背沟道刻蚀型TFT漏电流的方法,在经过沟道成型制程、 沟道区保护层制程后,在沟道区保护层上增设一附加保护层,所述附加保护层将TFT沟道
区覆盖。其中,所述附加保护层图形制作为涂布、曝光、显影的方式。其中,所述附加保护层图形制作也可以为涂布、激光照射、显影的方式。其中,所述附加保护层图形制作还可采用掩模蒸镀或喷墨印刷的方式。优选地,所述附加保护层的制作过程包括以狭缝涂布的方式在沟道区保护层上 涂布光刻胶,而后热烘、曝光,再用进行显影,最后进行后烘。优选地,所述光刻胶为正性光刻胶,采用质量百分比为2. 38%的TMAH进行显影。优选地,所述光刻胶为负性光刻胶,采用质量百分比为0. 4%的TMAH进行显影。优选地,所述附加保护层所用材料为光刻胶。优选地,所述沟道区保护层的材料选自SiNx或SiOx、SiNxOy中的任一种或者两种 或两种以上的组合。优选地,所述附加保护层至少应该保留到制程中所有种类的金属薄膜制作完成。与现有技术相比,本发明具有如下优点本发明提供的降低背沟道刻蚀型TFT漏电流的方法,由于在经过沟道成型制程、 沟道区保护层制程后,在TFT沟道区保护层上增加一附加保护层,覆盖TFT沟道区域,因此, 可以阻挡后续金属类薄膜制作时一些导电粒子注入或扩散进入到TFT沟道上方的沟道区保护层中,避免引起“浮栅”效应,从而有效降低TFT漏电流,能够提高TFT-LCD的品质,避 免出现显示不均、发白、窜扰等显示类缺陷。本发明提供的降低背沟道刻蚀型TFT漏电流的 方法,可使TFT-array (TFT阵列)漏电流降低约一个数量级以上。
具体实施例方式本发明的基本构思是,提供一种降低背沟道刻蚀型TFT漏电流的方法,在经过沟 道成型制程、沟道区保护层制程后,在TFT的沟道区保护层上增加一附加保护层,用以阻挡 后续金属类薄膜制作时一些导电粒子注入或扩散进入到TFT沟道上方的沟道区保护层中, 避免引起“浮栅”效应,从而有效降低TFT漏电流。本发明的具体方法如下Si、背沟道刻蚀型TFT完成必要制程_沟道区形成并在沟道区覆盖沟道区保护 层;S2、在沟道区保护层上再增设一附加保护层;其中,附加保护层的材料、图形制作及位置说明如下1)附加保护层的材料选用应该至少具备如下条件①不会引入新的金属粒子;②有利于附加保护层图形的制作;③附加保护层材料应在其图形制作完成和金属成膜之间的制程中不被刻蚀、溶解 等;除了满足上述条件,附加保护层的材料还要根据不同的制作方法选择不同的材 料,如采用涂布、曝光、显影的方式或涂布、激光照射、显影的方式时,可选用有机物如光刻 胶等材料,如采用掩模蒸镀、喷墨印刷等方法时,可以根据实际情况选择合适的材料。2)附加保护层图形的制作方法、位置及面积大小①附加保护层图形的制作方法;附加保护层图形的制作方法可以为涂布、曝光、显影;也可以采用涂布、激光照射、 显影的方式,或者采用掩模蒸镀、喷墨印刷等方法;当然,在实际制作中并不限定于以上的制作方法。②附加保护层图形的位置附加保护层图形位置应该位于沟道区保护层之上,且在TFT沟道的正上方;③附加保护层图形的面积附加保护层图形的面积应该至少要大于沟道区的面积,即应能够覆盖沟道区;3)附加保护层图形的保留时间完成附加保护层的图形制作后,其图形应该至少保留到整个TFT-array金属薄膜 制作完成;也即在整个TFT-array金属薄膜制作过程中,附加保护层一直不能去掉,在整个 TFT-array金属薄膜制作完成后,才可以去掉附加保护层或仍然保留之,这样才能防止沟道 区上的沟道保护层内受到金属杂质的污染。其中,金属薄膜的作用不限于作为导电层、反射层等。以下通过具体的实施例对本发明的降低背沟道刻蚀型TFT漏电流的方法进行详 细说明。
4
实施例一本实施例中,采用先涂布、再曝光、显影的方式来制作附加保护层图形,具体如 下背沟道刻蚀型TFT完成必要制程_沟道区形成并在其上覆盖沟道区保护层;而后 在沟道区上的沟道区保护层再增加一附加保护层,具体步骤为采用正性光刻胶以狭缝涂布的方式在沟道区保护层上涂布,之后热烘、曝光,再用 质量百分比浓度为2. 38%的TMAH(四甲基氢氧化氨)进行显影,最后进行后烘,这样就完成 附加保护层图形的制作;本实施例中附加保护层图形的面积与Island图形的面积相同,从而将沟道区保 护层完全覆盖。实施例二本实施例中,采用先涂布、再曝光、显影的方式来制作附加保护层图形,具体如 下背沟道刻蚀型TFT完成必要制程_沟道区形成并在其上覆盖沟道区保护层;而后 在沟道区上的沟道区保护层再增加一附加保护层,具体步骤为采用负性光刻胶以狭缝涂布的方式在沟道区保护层上涂布,之后热烘、曝光,再用 质量百分比浓度为0. 4%的TMAH(四甲基氢氧化氨)进行显影,最后进行后烘,这样就完成 附加保护层图形的制作;本实施例中附加保护层图形的面积与Island图形的面积相同,从而将沟道区保
护层完全覆盖。由上述实施例可见,本发明提供的一种降低背沟道刻蚀型TFT漏电流的方法,由 于在经过沟道成型制程、沟道区保护层制程后,在TFT沟道区保护层上增加一附加保护层, 覆盖TFT沟道区域,因此,可以阻挡后续金属类薄膜制作时一些导电粒子注入或扩散进入 到TFT沟道上方的沟道区保护层中,避免引起“浮栅”效应,从而有效降低TFT漏电流,本发 明提供的制作方法,可使TFT-array漏电流降低约一个数量级以上。采用本发明背沟道刻蚀型TFT漏电流的方法,不会影响TFT的开关特性,避免 TFT-IXD出现显示不均、发白、窜扰等显示类缺陷。以上仅是本发明的优选实施方式,应当指出的是,上述优选实施方式不应视为对 本发明的限制,本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的 普通技术人员来说,在不脱离本发明的精神和范围内,还可以做出若干改进和润饰,这些改 进和润饰也应视为本发明的保护范围。
权利要求
1.一种降低背沟道刻蚀型TFT漏电流的方法,其特征在于,在经过沟道成型制程、沟道 区保护层制程后,在沟道区保护层上增设一附加保护层,所述附加保护层将TFT沟道区覆盖,
2.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加 保护层的图形制作包括涂布、曝光、显影的步骤。
3.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加 保护层的图形制作包括涂布、激光照射、显影的步骤。
4.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加 保护层的图形制作采用掩模蒸镀或喷墨印刷的方式。
5.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附 加保护层的制作过程包括以狭缝涂布的方式在沟道区保护层上涂布光刻胶,而后热烘、曝 光,再进行显影,最后进行后烘。
6.根据权利要求5所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述光刻 胶为正性光刻胶,采用质量百分比为2. 38%的TMAH进行显影。
7.根据权利要求5所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述光刻 胶为负性光刻胶,采用质量百分比为0. 4%的TMAH进行显影。
8.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附加 保护层所用材料为光刻胶。
9.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述沟道 区保护层的材料选自SiNx、Si0x、SiNxOy中的任一种或两种或两种以上的组合。
10.根据权利要求1所述的降低背沟道刻蚀型TFT漏电流的方法,其特征在于,所述附 加保护层至少应该保留到制程中所有种类的金属薄膜制作完成。
全文摘要
本发明公开一种降低背沟道刻蚀型TFT漏电流的方法,在经过沟道成型制程、沟道区保护层制程后,在沟道区保护层上增设一附加保护层,所述附加保护层将TFT沟道区覆盖。本发明由于在经过沟道成型制程、沟道区保护层制程后,在TFT的沟道区保护层上增加一附加保护层,覆盖TFT沟道区域,因此,可以阻挡后续金属类薄膜制作时一些导电粒子注入或扩散进入到TFT沟道上方的沟道区保护层中,避免引起“浮栅”效应,从而有效降低TFT漏电流,本发明提供的制作方法,可使TFT-array漏电流降低约一个数量级以上。
文档编号H01L21/312GK102005389SQ201010509490
公开日2011年4月6日 申请日期2010年10月15日 优先权日2010年10月15日
发明者于春崎, 何基强, 何瑞锄, 王文伟, 覃事建, 谢凡, 郝付泼 申请人:信利半导体有限公司

原文标题:降低背沟道刻蚀型tft漏电率的方法,如若转载,请注明出处:http://www.md-power.com/jishu/136.html
免责声明:此资讯系转载自合作媒体或互联网其它网站,「MD技术网」登载此文出于传递更多信息之目的,并不意味着赞同其观点或证实其描述,文章内容仅供参考。